<noframes id="ft3bv">

        <font id="ft3bv"><th id="ft3bv"><dfn id="ft3bv"></dfn></th></font>

        <strike id="ft3bv"><progress id="ft3bv"></progress></strike><listing id="ft3bv"></listing>

        0769-21665206
        137-2836-0298
        当前位置:首页 ? 新闻中心 ? 行业动态

        首页 ? 新闻中心? 行业动态

        反激变换器的驱动缓冲设计

        简单回顾一下反激变换的基本原理,Flyback拓扑源于六种基本DC-DC电路之一的Buck-Boost,如下图所示,Buck-boost电路在连续模式(CCM)下的直流增益是-D/(1-D),输出电压极性相反,如果对Buck-Boost进行隔离化,同时使变压器的线圈匝数可变并变换输出极性,就得到了一个Flyback电路。

        1.png

        Flyback的工作模式也和大多数开关电源一样,可以工作在连续模式(CCM)、断续模式(DCM)和临界导通模式(BCM)。如下图所示,以工作在连续模式(CCM)的反激为例,可以看到理想的变压器模型中还会存在漏感,实际等效电路中还包括了RCD snubber吸收(增加阻尼,降低Q值),次边的寄生电感Ls与续流二极管串联(包含了杂散电感、副边漏感),以及图中未表示完全的各种寄生的感抗与容抗分布参数。下图给出了驱动信号DRV、原边电流Ip、次边电流Is、原边功率极的漏端电压Vds_P和次边同步整流管的Vds_S(或续流二极管的反向压差)。简单来说,从t0~t2阶段,励磁电感Lm储能;t2~t4阶段,励磁电感储存的能量通过变压器传递到副边给输出电容充电。图中的t2~t3示意性给出了实际工作中存在的换流过程。

        2.png

        为什么要加栅极的驱动缓冲

        几乎在所有的推荐的可靠性设计中,图2中的功率极Q1的驱动都会增加一个驱动电阻和反偏的二极管构成的驱动缓冲,二极管看起来是必要的,这是为了加速关断,因为当功率管关断后,Q1的漏极电压会迅速上升,即Vds_P,Cgd中存储的电荷会通过二极管迅速泄放而不必通过驱动电阻Rg。电阻Rg主要是为了调节驱动速度,阻抗必须提供足够的阻尼,来降低驱动环路中因寄生电感存在的电压或电流振荡,降低回路Q值;同时又不能太大,以免mos关断后产生很大的dv/dt使得MOS误开通,而且太大的电阻增加系统在较高频率时的开关损耗。除此之外,驱动缓冲还涉及以下方面的考虑:

        01

        优化EMI性能

        EMI包括传导和辐射,前者通过寄生阻抗和其他连接以传导方式耦合到原件,后者通过磁场能量以无线方式传输到待测器件。

        回顾下麦克斯韦方程组中的法拉第电磁感应定律:穿过一个曲面的磁通的变化会在此曲面的任意边界路径上产生感应电动势,变化的磁场产生环绕的电场。对于辐射而言,每个环路都是一个小的天线,环路面积的大小、负载电流的大小、测试距离的远近、工作频率的高低、测试方向夹角的差异,都会对辐射产生影响。通过布局的优化、降低di/dt和dv/dt噪声、增加EMI滤波等都可以优化EMI。

        02

        降低次边续流功率二极管的电压应力

        如果反激工作在深度的CCM连续模式(启动、短路输出、低压满载),在次边二极管续流结束后原边开启之间的换流阶段,次边功率二极管的反向恢复电流会达到一个峰值Irr然后恢复到0,而二极管正向电流下降的速率会影响反向恢复时电流下降的速率,该di/dt会在与次边二极管串联的总电感上产生感应电动势,产生电压尖峰VRP。

        3

        高的电压尖峰会对次边二极管的应力提出挑战,如果单纯为了抗高尖峰电压而选择反向耐压更高的续流二极管或同步整流管,不仅会增加正向导通时的损耗,也会在不停的电流换向过程中产生损耗,还增加了成本。

        03

        从电路设计的角度出发可做哪些优化?

        通过上述分析可以知道,通过增加驱动缓冲,在驱动速度上做调整,以获得EMI性能、次边应力和整机效率的最佳折中点。
        当一个系统外部所有的参数都优化到最佳后,需要在电路设计层面尽可能为系统设计提供便利。EMI的改善可以通过频谱的搬移来实现,也就是常说的抖频和抖峰值电流,但是栅极驱动电阻不仅会带来一个元器件的增加,在不同功率的应用场合下,功率器件的Qg也会有差异,比如Qg为20nC和40nC的两种MOS,同样用1A的电流进行驱动,前者需要20ns而后者需要40ns,这带来的di/dt和dv/dt显然是不同的,因此,电路设计中的开关,要尽可能地“软”,软到某些应用场合下甚至可以省略驱动缓冲中的电阻Rg,最好的做法是能实现驱动不同MOS时速度的自动调整。

        实现这种驱动速度调整的方法有很多,比如可以集成一个简单的逐次逼近的SAR ADC,通过一个时钟沿触发异步时钟,通过SAR逻辑的控制,对驱动MOS的栅极信号从0到Miller平台到来之间的时间差进行量化,通过闭环与目标值进行比较进行调整,直到驱动速度稳定;也可以直接对表征上升沿速度的脉冲信号进行低通滤波获得表征占空比信息的电压信号,对此电压信号进行误差调整。

        分享到:
        回到顶部 电话咨询 在线地图 返回首页